⑩ 日本国特許庁(JP) ⑪ 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平3-143109

Int. Cl. 5

庁内整理番号 識別記号

❸公開 平成3年(1991)6月18日

H 03 G 3/10

8221 - 5 JΑ

審査請求 未請求 請求項の数 1 (全5頁)

利得可変增幅回路 会発明の名称

> 願 平1-282419 2)特

願 平1(1989)10月30日 22出

東京都千代田区内幸町1丁目1番6号 日本電信電話株式 博 行 饱発 明 者 菊地

会社内

日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号 ⑪出 願 人

弁理士 高山 敏夫 外1名 四代 理 人

明

1.発明の名称

利得可変增幅回路

2. 特許請求の範囲

第1のFETのドレイン、ゲート、ソースを、 それぞれ第1の定電圧源に接続された抵抗の一端。 信号入力端、可変電圧源に接続し、第2のFET のドレイン、ゲート、ソースをそれぞれ前記抵抗 の一端、前記可変電圧源及び第2の定電圧源に接 続し、前記抵抗の一端を出力端とする増幅回路を 基本に構成したことを特徴とする利得可変増幅回 路.

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は稍得を可変できる増幅回路に関するも のである。

(従来の技術)

従来、ソース接地増幅回路の利得を可変にする 面路としては、第6図及び第7図に示すように下 BT4のゲートの電圧を変えてFET4のドレイ ン電流を制御する方法と、ソース電圧を変えてド レイン電流を制御する方法が考えられる。

図において、1は入力嫡子、2は出力嫡子、3 は前段の増幅回路、4はFBTトランジスタ、5 及び9は夫々抵抗、6及び7は電圧源、8及び10 は夫々可変電圧をあらわす。

ここで、第1図のゲート電圧を替える方法は、 DC直結で多段化する場合には可変増幅段の入力 DC電圧が変化するので向かない。

また、第7図の回路はゲートのDC電圧が一定 であるので前段の増幅回路と直結できる。

(発明が解決しようとする課題)

次にこの増幅回路の動作について述べる。FE Tのドレイン電流1。はダブリュ・アール・クー ルティ(W. R. Curtice)が提案したモデルによる ٤,

 $I_{n} = \beta (V_{n} - V_{th})^{2} \cdot (1 + \lambda V_{n}) \tanh(\alpha V_{n}) \cdots \oplus$ と表わされる。ここで、α, β, λは定数、Vω はしきい値電圧を表わす。また①式よりトランス - コンダクタンスg。は

 $g = \frac{314}{3V_{**}} - 28 (V_{**} - V_{*h}) (1 + \lambda V_{4*}) \tanh(\alpha V_{4*}) \cdots (2)$

と表わされる。

①。②式よりゲート・ソース間電圧 V。。を変え ることによりドレイン電流し、及びg。を変化で きる。従って、第7図においてソース電圧Vasc を変えることにより、負荷抵抗に流れるドレイン 電流を変化でき、利得を可変にすることができる。 ここで V Acc を上げるとFETのゲート・ソース 間位圧V。か下がり、ドレイン電流1。が小さく なり、これに伴ってFETのg、が下がり、利得 が小さくなる。ところが1,が小さいため、負荷 抵抗による電圧降下は小さくなり、ドレイン・ソ ース間電圧 V。は上がる。このため②式より V。。 が増加した分だけ、g。は増加する方向にあり、 Vax一定の場合より ganの変化が小さい。 Vasc を下げた場合は、上記と逆の動作となる。すなわ ち V **c を変化させた場合、 V **と V €*の変化は 互いに逆方向となり(通常、増幅回路の動作点で は、ソース電位の変化よりドレイン電位の変化の

(課題を解決するための手段)

上記の目的を達成するため、本発明は第1のF ETのFレイン、ゲート・ソースを、それぞれ第 1の定電圧源に接続された抵抗の一端、信号入力 端、可変電圧源に接続し、第2のFETのFレイ ン、ゲート・ソースをそれぞれ前記抵抗の一端、 前記可変電圧源及び第2の定電圧源に接続し、前 記抵抗の一端を出力端とする増幅回路を基本に構 成したことを特徴とする利得可変増幅回路を発明 の要旨とするものである。

(作用)

第1のFETのドレイン、ゲート、ソースを夫々定電圧源に接続された抵抗の一端、信号入力端、可変電圧源に接続し、第2のFETのドレイン、ゲート、ソースを夫々前記抵抗の一端、前記可変でに接続し、前記抵抗の一端を出力端子とすることによって、ソース接地増幅回路のソース電圧を変化させた場合、ドレイン・ソース間電圧の変動を小さくすることができるので、利得可変増幅回路の利得可変幅を増加することが

方が大きい)、②式からわかるように 8 × の変化 幅が小さく、利得可変幅が小さい。また Vacc を 上げた場合、FETのVェが大きくなり、信頼性 も問題になる。第8図は第7図の回路のVォィ。を 変化させた場合の利得周波数のシェミレーション 結果を示す。又、第9図はFETのドレイン・ソ ―ス間電圧 V ...の変化を示す。シュミレーション を用いたFETの主なデバイスパラメータは、チ ャネル長 L = 0 .3μ, チャネル幅 W = 2.50μ, ト ランスコンダクタンスg = - 280mS/mm, ドレイ ンコンダクタンスg』=2.9 mS/mm、ゲート・ソ ース間容量 C **= 0.18pF、ゲート・ドレイン間容 量 C = 4 = 0.012 pF。 ドレイン・ソース間容量 C 4 ■ =0.06pF。 f = 22GHz , f === -70GHz である。 また負荷抵抗は100Ω, V_n,=6V, FETゲー ト入力のDCは0Vとしている。

本発明は上記の点に鑑みて提案されたもので、 その目的は、ソース接地増幅団路のソース電圧を 変化させた場合の、ドレイン・ソース間電圧 Vos の変動を低減した増幅団路を提供することにある。

できる.

(実施例)

次に本発明の実施例について説明する。なお、 実施例は一つの例示であって、本発明の精神を逸 脱しない範囲で、種々の変更あるいは改良を行い 得ることは言うまでもない。

第1図は本発明の利得可変増幅回路の実施例を示す。

図において、1は入力端子、2は出力端子、3は前段の増幅回路、4は第1のFETトランジスタ、5は抵抗、6は電圧源、1.0は可変電圧、11は第2のトランジスタ、12は定電圧源を示す。

いま、VALCの電圧を上げると、第1のFET 4のドレイン電流は小さくなるが、逆に第2のF BT11のドレイン電流は大きくなる。また VALC との電圧を下げた場合、第1と第2のFETのド レイン電流は上記と逆方向となる。すなわち、 VALC の電圧変化に対して第1および第2のFE Tの電流は互いに逆方向に変化する。従って VALC の変化に対して第1のFET4のドレイン・ソー ス間電圧の変動を従来より小さくすることが可能である。

いま、Vacc ≈ 0 Vのとき第2のFBT11がほぼカットオフ状態になるようにするため、Vac 1 Vを与え、ソース接地増幅関路1段の電圧利得変化をシュミレーションにより求めた。第2図に電圧利得のVacc 依存性のシュミレーション結果を示す。機軸に電圧利得をとって、機動に電圧利得をとって、の図から同じVacc の可変範囲に対して、ある。この図から同じVacc の可変範囲に対して、後来の図が同じの変動を増加することができる。第3図は第1のFET4のFレイン・ソース間電圧VasのVacc 依存性を示す。従来の回路の場合の第9図に比してVasの変動を従来より小さく出来、大きな電圧が印加されないようにできるため、信頼性上の問題も解消される。

第4図は本発明の具体的な実施例を示す回路図である。前段の増幅回路3はソース接地増幅回路とソースホロワから構成される増幅回路2段により構成されている。抵抗12は広帯域化と入力の整

構成な性能を有する利得可変増額回路をモノリシックで実現できるので、無線通信システムの「F 帯利得可変アンプ、大容量光伝送受信用利得可変 アンプに適用可能である効果を有する。

4. 図面の簡単な説明

第1図は本発明の利得可変増幅回路、第2図は本発明の回路の利得可変特性、第3図は本発明の回路のVasc 依存性、第4図は本発明回路による具体的な増幅回路の実施例、第5図は第4図の回路の利得可変特性、第6図及び第7図は従来の利得可変増幅回路、第8図は第7図の回路の利得可変特性、第9図は第7図の回路のドレイン・ソース間電圧Vasc 依存性を示す。

1・・・・人力

2・・・・出力

3 ・・・・前及増幅回路

4. 11 · · · FET トランジスタ

5. 9, 12·抵抗

6.7 | 2'· 定電圧源

合性を同時に満たすように最適化された帰還抵抗、 13、14はピーキングによる広帯域化をはかるため に設けたインダクタンス及び装置である。

第8図と同様の回路条件で、シュミレーション した場合の利得可変特性を第5図に示す。機軸は 周波数 (GHz)、縦軸は Sz₁(dB)を示す。 Vacc ≈ 0~1 Vで約20dBの利得可変幅が得られている。 (発明の効果)

以上説明したように、本発明によれば 第1の FETのドレイン、ゲート、ソースを夫々定電圧 源に接続された抵抗の一端。信号入力端、可変電 圧源に接続し、第2のFETのドレイン、ゲート、 ソースを夫々前記抵抗の一端。前記可変電圧源及 び定電圧源に接続し、前記抵抗の一端を出力端子 とすることによって、ソース接地増幅回路のソース電圧を変化させた場合、ドレイン・ソース間電 圧Vosの変動を小さくすることができるので、利 得可変増幅回路の利得可変幅を増加できる利いた ある。また、Vosに過大な電圧が印加されないた め、信頼性上の問題も改善される。このように

8,10···可変電圧


13・・・・インダクタンス

14 · · · · 容量

特許出願人 日本電信電話株式会社 化型人 弁理士 高 山 敏 夫 (外1名)



特開平3-143109(4)



. 0.90 V

V 86.0

0.96 V

特開平3-143109 (5)

